ترانزیستورهای MOSFET با سورس و درین شاتکی و کانال کرنش یافته در ابعاد نانو

اختصاصی از کوشا فایل ترانزیستورهای MOSFET با سورس و درین شاتکی و کانال کرنش یافته در ابعاد نانو دانلود با لینک مستقیم و پرسرعت .

چکیده:

افزایش کارایی در ماسفت ها با کوچک کردن ابعاد افزاره حاصل می شود. با وجود مزیت های کوچک سازی، این روش با محدودیت های فیزیکی و اقتصادی روبروست و در نتیجه راه حل های جدیدی پیشنهاد میشود. کاربرد ساختار کرنش دار سیلیسیم . سیلیسیم ژرمانیم در ناحیه کانال ترانزیستور ماسفت، با افزایش قابلیت حرکت حامل ها و در نتیجه افزایش جریان حالت روشنی ترانزیستور، باعث افزایش کارایی حتی در طول کانال های بسیار کوچک می شود. اما یکی از چالش های اصلی در این میان وجود مقاومت های پارازیتی سورس و درین است.

در این پروژه، ترانزیستور ماسفت با سورس / درین فلزی و کانال کرنش یافته به عنوان ساختاری که این مشکل را مرتفع می کند مورد مطالعه و شبیه سازی قرار گرفته است. تونل زنی از سد شاتکی و جریان ترمویونی از سازوکارهای اصلی جریان در این افزاره است. استفاده از ساختار ماسفت با سورس / درین فلزی و کانال کرنش یافته موجب افزایش در قابلیت حرکت حامل ها، جریان حالت روشنی، نسبت Ion/Ioff و هدایت انتقالی این افزاره نسبت به ساختار متناظر ماسفت با سورس / درین فلزی و کانال سیلیسیم شده است. افزاره ماسفت با سورس / درین فلزی و کانال کرنش یافته دارای جریان حالت روشنی کمتر نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با افزایش درصد مولی ژرمانیم در کانال سیلیسیم / ژرمانیم، جریان حالت روشن در این افزاره بهبود می یابد. همچنین شبیه سازی ها نشان می دهند کاهش ضخامت لایه کلاهک سیلیسیمی در این افزاره موجب بهبود چشمگیر مشخصه های الکتریکی شده است. جریان های تونل زنی و انتشار ترمویونی از سورس به بستر، از عوامل اصلی افزایش جریان حالت خاموشی و محدودیت عملکرد این افزاره محسوب می شوند. جهت رفع این نقیصه، برای نخستین بار ساختار بدیع ماسفت با سورس درین فلزی و کانال کرنش یافته سیلیسیم – بروی – عایق پیشنهاد شده است به طوری که با استفاده از فناوری سیلیسیم – بروی – عایق، جریان حالت خاموشی به میزان 98% کاهش یافته است.

مقدمه:

با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه Pentium IV توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملا عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل بررسی است: افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه است کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه است. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.

روند کاهش ابعاد ترانزیستورها در ابعاد نانو مشکلاتی را پدید می آورد که به آثار کانال کوتاه معروفند و موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند.

برای رفع مشکلات فوق، در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی سورس و درین فلزی با کانال کرنش یافته مورد مطالعه و شبیه سازی قرار گرفته است. از آنجا که تغییر مقیاس و مجتمع سازی افزاره وابستگی شدیدی به کاهش میزان جریان نشتی دارد، برای نخستین بار ترانزیستور اثر میدانی سورس درین فلزی و کانال کرنش یافته سیلسیم – بروی – عایق پیشنهاد شده است. براساس نتایج بدست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.

تعداد صفحه : 125

مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین

اختصاصی از کوشا فایل مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین دانلود با لینک مستقیم و پرسرعت .

چکیده

نسل جدید ترانزیستورهای SOI MOSFET دو گیتی با سورس / درین آلاییده شده در مقایسه با افزاره SOI MOSFET تک گیتی مزایایی به ارمغان آورده است که از آن جمله می توان به کاهش آثار کانال کوتاه نظیر DIBL، کاهش جریان نشتی، افزایش هدایت انتقالی و افزایش نسبت Ion/Ioff اشاره نمود. با کاهش ضخامت بدنه جریان نشتی کاهش می یابد اما در عین حال مقاومت های پارازیتی سورس و درین افزایش و قابلیت حرکت حامل ها کاهش پیدا می کند.

ترانزیستور دو گیتی با سورس و درین فلزی به عنوان ساختاری که این مشکل را مرتفع می کند در این پروژه مورد مطالعه قرار گرفته است. این افزاره را می توان هم در حالت انباشتگی و هم در حالت وارونگی به کار گرفت. تونل زنی از سد شاتکی موجود در فصل مشترک سورس / درین با کانال، ساز و کار اصلی جریان در این افزاره است. کاهش ضخامت بدنه موجب بهبود عملکرد این افزاره می گردد. این افزاره دارای جریان حالت روشن کمتری نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با کاهش ارتفاع سد شاتکی در سورس و درین، جریان حالت روشن در این افزاره بهبود می یابد. جریان نشتی درین القا شده از گیت GIDL در این افزاره موجب افزایش جریان حالت خاموش و محدودیت عملکرد این افزاره در مقایسه با افزاره دو گیتی با سورس / درین آلاییده شده می گردد. جهت رفع این مشکل روشی تحت عنوان استفاده از سد شاتکی نامتقارن در سورس و درین پیشنهاد شده است به طوری که ارتفاع سد شاتکی در درین کوچکتر از ارتفاع سد شاتکی در طرف سورس می باشد. با استفاده از سد شاتکی نامتقارن و نیز کاهش ضخامت بدنه عملکرد این افزاره نسبت به افزاره متناظر با سورس / درین آلاییده شده بهبود می یابد.

مقدمه

با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه ریزپردازنده Pentium4 توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملاً عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل بررسی است:

افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه است کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه است. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.

روند کاهش ابعاد ترانزیستورها در ابعاد نانو خود مشکلاتی را پدید آورده است. این مشکلات به آثار کانال کوتاه معروفند و معمولاً موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند. در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی دو گیتی با سورس و درین فلزی مورد مطالعه و شبیه سازی قرار گرفته است. براساس نتایج به دست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.

تعداد صفحه : 111

دانلود پایان نامه ترازیستور هایmosfet با سورس و درین شاتکی و کانال کرنش یافته در ابعاد نانو

اختصاصی از کوشا فایل دانلود پایان نامه ترازیستور هایmosfet با سورس و درین شاتکی و کانال کرنش یافته در ابعاد نانو دانلود با لینک مستقیم و پرسرعت .

افزایش کارایی در ماسفت ها با کوچک کردن ابعاد افزاره حاصل می شود. با وجود مزیت های کوچک سازی، این روش با محدودیت های فیزیکی و اقتصادی روبروست و در نتیجه راه حل های جدیدی پیشنهاد میشود. کاربرد ساختار کرنش دار سیلیسیم . سیلیسیم ژرمانیم در ناحیه کانال ترانزیستور ماسفت، با افزایش قابلیت حرکت حامل ها و در نتیجه افزایش جریان حالت روشنی ترانزیستور، باعث افزایش کارایی حتی در طول کانال های بسیار کوچک می شود. اما یکی از چالش های اصلی در این میان وجود مقاومت های پارازیتی سورس و درین است.

در این پروژه، ترانزیستور ماسفت با سورس / درین فلزی و کانال کرنش یافته به عنوان ساختاری که این مشکل را مرتفع می کند مورد مطالعه و شبیه سازی قرار گرفته است. تونل زنی از سد شاتکی و جریان ترمویونی از سازوکارهای اصلی جریان در این افزاره است. استفاده از ساختار ماسفت با سورس / درین فلزی و کانال کرنش یافته موجب افزایش در قابلیت حرکت حامل ها، جریان حالت روشنی، نسبت Ion/Ioff و هدایت انتقالی این افزاره نسبت به ساختار متناظر ماسفت با سورس / درین فلزی و کانال سیلیسیم شده است. افزاره ماسفت با سورس / درین فلزی و کانال کرنش یافته دارای جریان حالت روشنی کمتر نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با افزایش درصد مولی ژرمانیم در کانال سیلیسیم / ژرمانیم، جریان حالت روشن در این افزاره بهبود می یابد. همچنین شبیه سازی ها نشان می دهند کاهش ضخامت لایه کلاهک سیلیسیمی در این افزاره موجب بهبود چشمگیر مشخصه های الکتریکی شده است. جریان های تونل زنی و انتشار ترمویونی از سورس به بستر، از عوامل اصلی افزایش جریان حالت خاموشی و محدودیت عملکرد این افزاره محسوب می شوند. جهت رفع این نقیصه، برای نخستین بار ساختار بدیع ماسفت با سورس درین فلزی و کانال کرنش یافته سیلیسیم – بروی – عایق پیشنهاد شده است به طوری که با استفاده از فناوری سیلیسیم – بروی – عایق، جریان حالت خاموشی به میزان 98% کاهش یافته است.

مقدمه:

با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه Pentium IV توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملا عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل بررسی است: افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه است کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه است. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.

روند کاهش ابعاد ترانزیستورها در ابعاد نانو مشکلاتی را پدید می آورد که به آثار کانال کوتاه معروفند و موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند.

برای رفع مشکلات فوق، در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی سورس و درین فلزی با کانال کرنش یافته مورد مطالعه و شبیه سازی قرار گرفته است. از آنجا که تغییر مقیاس و مجتمع سازی افزاره وابستگی شدیدی به کاهش میزان جریان نشتی دارد، برای نخستین بار ترانزیستور اثر میدانی سورس درین فلزی و کانال کرنش یافته سیلسیم – بروی – عایق پیشنهاد شده است. براساس نتایج بدست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.

شامل 125 صفحه فایل pdf