موضوع فارسی :آخرین مهلت محدود برنامه ریزی دوره ای در اختصاص داده شده خط لوله
پردازنده با توجه به وظایف چند و زمان تغییر
موضوع انگلیسی :Deadline constrained cyclic scheduling in pipelined dedicated
processors considering multiprocessor tasks and changeover times
تعداد صفحه :18
فرمت فایل :PDF
سال انتشار :2008
زبان مقاله : انگلیسی
در این مقاله یک روش برنامه ریزی استفاده برای بهینه سازی سرعت محاسبه حلقه در حال اجرا در معماری است که ممکن است
عبارتند از پردازنده اختصاص داده شده خط لوله. مشکل در دست بررسی است برای پیدا کردن یک برنامه دوره مطلوب جلب رضایت
محدودیت زمان. انگیزه های FPGA (درست-برنامه ریزی دروازه آرایه) معماری ما یک مشکل برنامه ریزی دوره ای در تدوین و فرموله
در یک پردازنده اختصاصی است که در آن وظایف بر اساس تاخیر اولویت محدود. علاوه بر این ما به این نتیجه تعمیم به مجموعه ای از
پردازنده اختصاص یافته است. ما همچنین نشان دهد که چگونه مجموعه ای از محدودیت در هر دو مشکلات را می توان با ضرب العجل مربوط به زمان شروع توسعه یافته،
وظایف چند، بار تغییر و به حداقل رساندن انتقال داده ها. ما ثابت کند که این مشکل NP-hard است با کاهش است
از مشکل 1 برنامه ریزی Bratayley است | R j را، اد J | Cmax به ما نشان می دهد و یک راه حل مبتنی بر ILP (عدد صحیح برنامه ریزی خطی) که
اجازه می دهد تا یک برای به حداقل رساندن زمان اتمام. علاوه بر این، ما نشان می دهد از بین بردن محدودیت های کار برکنار شده و متغیرهای دودویی در
یک عدد صحیح مدل برنامه ریزی خطی که منجر به افزایش سرعت الگوریتم زمان بندی. در نهایت، نتایج تجربی نشان داده شده است
در استفاده از فیلتر و معیار مربع بازگشتی حداقل.
