DCM- Digital Clock Manger

اختصاصی از کوشا فایل DCM- Digital Clock Manger دانلود با لینک مستقیم و پر سرعت .

Digital Clock Manger در FPGA

در این پروژه DCM را به طور کامل توضیح داده ایم و بخش های مختلف آن شبیه سازی شده است.

بخشی از مطالب:

در این بخش میخواهیم نمونهای کوچک از کاربردهای (Digital Clock Manger)DCMرا مثال بزنیم.
DCMاز یک حلقه تأخیر دیجیتال برای کاهش clock skewو کنترل فرکانس و همچنین شیفت فاز
سیگنال ساعت استفاده میکند.
در شکل زیر مشاهده میکنیم که در ساختار داخلی Spartan 3در هرگوشه یک DCMداریم

...

پیاده سازی شبکه های عصبی مصنوعی بر روی FPGA

اختصاصی از کوشا فایل پیاده سازی شبکه های عصبی مصنوعی بر روی FPGA دانلود با لینک مستقیم و پرسرعت .

چکیده..................................................................................................................................................................................................... 1
مقدمه...................................................................................................................................................................................................... 2
فصل اول: شبکه های عصبی
1-1 .سیستمهای عصبی طبیعی....................................................................................................................................................... 5
. 1-1-1 . نورون بیولوژیک................................................................................................................................................................... 6
2-1 .مقدمه ای بر شبکه های عصبی مصنوعی.............................................................................................................................. 9
3-1 .اهمیت استفاده از شبکه های عصبی مصنوعی.................................................................................................................... 10
4-1 .مدل سازی نورون درشبکه های عصبی مصنوعی.............................................................................................................. 11
5-1 .انواع شبکه های عصبی مصنوعی................................................................................................................................…..... 12
6-1 .یادگیری در شبکه های عصبی مصنوعی..............................................................................................................…......... 14
7-1 .شبکه های عصبی پیش رو..................................................................................................................................…............. 15
8-1 .شبکه های عصبی پس انتشار................................................................................................................................................ 17
1-8-1 .روش آموزش پس انتشار......................................................................................................................................…....... 18
9-1 .شبکه های عصبی انعطاف پذیر.................................................................................................................................…..... 21
درکاهش انگلهای دامی با استفاده از شبکه های عصبی HPT فصل دوم:تشخیص میزان موفقیت داروهای
1-2 .موضوع....................................................................................................................................................................................... 27
2-2 .شیوه ها..................................................................................................................................................................................... 28
3-2 .نتایج آزما یش های بالینی.................................................................................................................................................... 30
4-2 .تحقیق پرسشنامه ای............................................................................................................................................................. 34
5-2 .پیاده سازی داده های جمع آوری شده با استفاده از شبکه های عصبی.................................................................... 36
FPGA فصل سوم: روش پیاده سازی شبکه های عصبی با استفاده از
43.....…............................................................................................................................................. FPGA 1-3 . مقدمه ای بر
48........................................................................................ FPGA 2-3 .روش پیاده سازی شبکه های عصبی با استفاده از
فصل چهارم:
نتیجه گیری و پیشنهادات............................................................................................................................................................ 69
73..............................................( کشور اسپانیا (مادرید 2006 WSEAS مقاله ارائه شده در پجمین کنفرانس بین المللی سیستم های هوشمند
چکیده انگلیسی.

جزوه کامل آموزش FPGA دستنویس و بسیار خوانا- شامل 3 فایل کامل- حجم کل 22 مگا بایت

اختصاصی از کوشا فایل جزوه کامل آموزش FPGA دستنویس و بسیار خوانا- شامل 3 فایل کامل- حجم کل 22 مگا بایت دانلود با لینک مستقیم و پرسرعت .

FPGA ها نسل جدید مدارهای مجتمع دیجیتال قابل برنامه ریزی هستند که عبارت FPGA از سر کلمه های Field Programmable Logic Gate Array گرفته شده است . سرعت اجرای توابع منطقی در FPGA ها بسیار بالا و در حد نانو ثانیه است . اگر بخواهیم FPGA ها را به طور ساده تشریح کنیم ، عبارت است از یک تراشه که از تعداد بالایی بلوک منطقی - LB (Logic Block) ، خطوط ارتباطی و پایه های ورودی / خروجی (IOB) تشکیل شده است که به صورت آرایه ای در کنار یکدیگر قرار دارند . خطوط ارتباطی که وظیفهء آنها ارتباط بین بلوک های منطقی است از سوئیچ های قابل برنامه ریزی تشکیل شده اند . این سوئیچ ها بسته به نوعی که دارند ، برخی تنها یکبار قابل برنامه ریزی هستند و برخی به تعداد دفعات زیادی برنامه ریزی می شوند .
بلوک های منطقی نیز دارای انواع مختلفی هستند که عموما توسط المانی پایه ، تمامی توابع منطقی را ایجاد می کنند . به عنوان مثال بلوک های منطقی در خانواده ACT-1 از شرکت Actel ، با پایهء مالتی پلکسری عمل می کنند . به این معنا که توسط مالتی پلکسر ، توانایی ایجاد توابع منطقی مختلف را دارند .
البته تعداد ورودی های هر بلوک منطقی متفاوت است و به نوع FPGA مربوط می شود . به عنوان مثال بلوک های منطقی در خانوادهء ACT-1 ، از نوع 8 ورودی است . البته در برخی موارد به بلوک های منطقی ، سلول های منطقی نیز گفته می شود (LC) .
بلوک دیاگرام یک FPGA به طور ساده در شکل زیر نشان داده شده است .

تحقیق FPGA & CPLD زبان برنامه نویسی VHDL

اختصاصی از کوشا فایل تحقیق FPGA & CPLD زبان برنامه نویسی VHDL دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : WORD (قابل ویرایش)

تعداد صفحات:30

فهرست مطالب:
عنوان                                                                             صفحه
مقدمه ای درباره FPGA & CPLD    1
تکنولوژی تراشه‌های قابل برنامه ریزی    2
تقسیم بندی PLDها    4
 انواع تراشه‌های قابل برنامه ریزی    5
ساختار FPGA    6
بلوکهای FPGA    6
شرکتهای سازنده FPGA    7
روش برنامه ریزی  JTAG    8
تراشه ‌های قابل برنامه ریزی Altera    10
VHDL    11
انواع تأخیر در VHDL    13
اپراتورهای VHDL    14
مفاهیم بنیادی در زبان VHDL    19
ضمائم    30

مقدمه ای درباره FPGA & CPLD
برای آنکه بتوان بخش بزرگی از یک طرح را داخل یک تراشه منتقل نمود و از زمان و هزینه مونتاژ و راه‌اندازی و نگهداری طرح کاست، ساخت تراشه‌های قابل برنامه ریزی مطرح شد از جمله مزایای استفاده از تراشه‌های قابل برنامه ریزی در طراحی پروژه‌ها عبارتند از :
-    کاهش ابعاد و حجم
-    کاهش زمان و هزینه طرح
-    افزایش اطمینان از سیستم
-    حفاظت از طرح
-    حفاظت در برابر نویز و اغتشاش
FPGA ها ابزار سخت افزاری قابل برنامه ریزی ارزان قیمت را جایگزین کاربردهای فعلی کنترلرهای داخلی (Embedded Controllers) نموده‌اند. به همین دلیل بازار آنها رشد گسترده‌ای داشته است. علاوه بر این به جهت ارائه راه حل‌های مناسب برای IC های سفارشی با عملکرد بالا موفقیت زیادی به دست آورده‌اند. در واقع به نظر می‌رسد که FPGAها با توجه به ارزان بودن، نسل فعلی تراشه‌های ASIC را از رده خارج کنند. همین مزیت هزینه و عملکرد توجه زیادی را درحوزه تحقیقات به خود معطوف کرده است.
ویژگی‌ استفاده از قطعات منطقی قابل برنامه ریزی (PLD)  و FPGA، ارزان بودن قیمت و سرعت ورود آنها به بازار است.
قطعات ASIC، هزینه‌های توسعه مهندسی غیر قابل برگشت بالاتری   دارند و در نتیجه اغلب، قیمت این محصولات بالاتر است، اما اساساً کارایی بالاتری دارند. این شیوه‌های مختلف طراحی محیطهایی را با مجموعه‌ای از متدولوژی و ابزاهای مختلف CAD پدید می‌آورند.
در طول یک دهه گذشته، انواع مختلفی از سخت افزارهای قابل برنامه ‌ریزی به سرعت پیشرفت کرده‌اند. این قطعات نام‌های مختلفی دارند مثل سخت افزار قابل آرایش مجدد، سخت افزار قابل آرایش، سخت افزار قابل برنامه ریزی مجدد.
ایده اصلی و زیر بنایی معماری FPGA و CPLD بسیار ساده است. به طوری کلی میتوان مدارهای ترکیبی و ترتیبی را مستقیماً روی بستر سیلیکون ایجاد کرد. تراشه‌های ASIC با اینکه کارایی بالایی دارند اما تنها می‌توانند یک نوع عملیات را انجام دهند.
از آنجایی که امکان توزیع هزینه توسعه بین چند کاربر وجود ندارد، قیمت ASIC ها معمولاً بیش از سیستمهای مبتنی بر ریز پردازنده معمولی می‌شود.
تکنولوژی تراشه‌های قابل برنامه‌ریزی
قابلیت برنامه ریزی شدن مدارات مختلف و اتصالات متفاوت بر روی PLD به دلیل سوئیچ‌های قابل برنامه ریزی است که در این تراشه وجود دارد، این سوئیچ‌ها می‌بایست علاوه بر اشغال فضای بسیار کم دارای کمترین تأخیر زمانی باشند بطور کلی سوئیچ‌‌های قابل برنامه ریزی در PLD با استفاده از سه نوع تکنولوژی قابل پیاده سازی است.
1-استفاده از Anti – Fuse
2-استفاده از سلولهای حافظه موقت Sram
3-استفاده از گیتهای شناور EEPROM یا EPROM
Anti – Fuse
خصوصیت اصلی Anti – Fuseها تنها یک بار قابلیت برنامه‌ریزی بودن، اشغال فضای کم و بالا بودن فرکانس کاری، به دلیل پایین بودن اثر مقاومتی و ظرفیت خازنی آنها است.
عیب اصلی این روش نداشتن قابلیت برنامه ریزی مجدد است و زمانی که یک بار برنامه‌ریزی گردد دیگر به حالت اولیه برنمی‌گردد و مزیت اصلی آن فرکانس کاری بالا  و اشغال فضای کم آن است این نوع PLDها نسبت به انواع دیگر PLDها نسبتاً گرانتر هستند.
SRAM
در روش SRAM از سلولهای حافظه به دو طریق استفاده می‌شود، در روش اول از یک سلول حافظه برای کنترل روشن یا خاموش شدن یک ترانزیستور استفاده می‌گردد که در این حالت خروجی سلول  حافظه به بیس ترانزیستور یا گیت فت متصل می شود،‌ با  روشن یا خاموش شدن ترانزیستور یک مسیر وصل یا قطع می‌شود. در روش دوم سلول حافظه به ورودیهای انتخاب مالتی پلکسر وصل می‌شود. در این حالت با صفر یا یک شدن سلول حافظه مسیر خطوط عوض می‌شود، مهمترین عیب این روش پاک شدن برنامه ریزی با قطع تغذیه می‌باشد، تراشه‌هایی که با این روش برنامه ریزی می‌گردند، می‌بایست با استفاده از یک سیستم جانبی با هر بار وصل شدن تغذیه تراشه برنامه ریزی گردد، این روش نسبت به روش Anti – Fuse فضای بیشتری اشغال می‌کند و تأخیر زمانی نیز بیشتر است.
روش برنامه ریزی EEPROM یا EPROM
مهمترین مزیت این روش پاک نشدن برنامه ریزی با قطع برق مهمترین عیب آن اشغال فضای زیاد این نوع ساختار سوئیچ‌ می‌باشد.
تقسیم بندی PLDها
PLDها شامل قطعات کم ظرفیت و پرظرفیت می‌باشند. PLDهای کم ظرفیت (ساده ) معمولاً کمتر از 600 گیت قابل استفاده دارند و شامل محصولاتی چون PALها و GALها می‌شوند.
PLDهای ساده شامل سوئیچ‌های EEPROM یا EPROM و Anti – Fuse می‌باشند.
(High – Capacity – PLD)   HCPLD بیشتر از 600 گیت قابل استفاده دارند و شامل CPLD و FPGA می‌شوند.
FPGAها ساختمان اتصالات داخلی گسسته دارند، در حالیکه CPLDها دارای اتصالات داخلی پیوسته می‌باشند.
در ساخت HCPLD ها از تکنولوژی EEPROM , EPROM , Sram و Anti – Fuse استفاده شده است.
 

FPGA Prototyping by VHDL Example

اختصاصی از کوشا فایل FPGA Prototyping by VHDL Example دانلود با لینک مستقیم و پرسرعت .